RISCV 中断

RISC-V 定义 mcause 的高位和低位分别表示不同的信息：

• 最高位 (Interrupt bit)
  • 0：表示 异常 (Exception)
  • 1：表示 中断 (Interrupt)
• 其余位 (Exception Code / Interrupt Code)
  • 当最高位是 0：剩余位表示 异常原因
  • 当最高位是 1：剩余位表示 中断类型

MIE 与 SIE 是 全局中断使能位 ，当 xIE 为 1 时，允许在 x 特权级发生中断，否则不允许中断。

• 当 hart 处于 x 特权级时
  • 当 xIE 为 0 时，x 特权级的中断被全部禁用， xIE 为1 时被全部启用
  • 当 xIE 为 0 时
    • 对于任意的 w<x，w 特权级的中断都是处于全局禁用状态
    • 对于任意的 y>x，y 特权级的中断默认处于全局启用状态，无论 xIE 是否为 1
• 为支持嵌套陷阱，每个可以响应中断的特权模式 x 都有一个 两级中断使能位 和 特权模式堆栈
  • xPIE 保存陷阱之前活动的中断使能位的值
  • xPP 保存之前的特权模式
    • xPP 字段只能保存 x 及以下特权模式，因此 MPP 为 两位 宽， SPP 为 一位 宽
  • 当从特权模式 y 进入特权模式 x 时
    • xPIE 设置为 xIE 的值，xIE 设置为 0
    • xPP 设置为 y：对于 MPP，可以设置的值有 0b00（用户模式），0b01（S-mode），0b10(reserved)，0b11(M-mode)
• 在 M 模式或 S 模式中，使用 mret 或 sret 指令返回陷阱。执行 xret 指令时
  • 将 xIE 设置为 xPIE；将 xPIE 设置为 1
  • 假设 xPP 值为 y，则将特权模式更改为 y
  • 将 xPP 设置为 U（如果不支持用户模式，则为 M）
    • 如果 xPP≠M，则 xRET 还会设置 MPRV=0

mtvec 记录的是 异常处理函数的起始地址 ：

• BASE 字段中的值必须始终对齐于 4 字节边界
• MODE 设置可能会对 BASE 字段中的值施加额外的对齐约束
  • 如果 MODE 为 0，那么所有的异常处理都有同一个入口地址

  • 否则的话异常处理的入口地址是 BASE+4*CAUSE

    cause 记录在 xcause 中
    

默认情况下，各个特权级的陷阱都是被捕捉到了 M-mode

可以通过代码实现将 trap 转发到其它特权级进行处理

为了提高转发的性能在 CPU 级别做了改进并提供了 medeleg 和 mideleg 两个寄存器：

• medeleg machine exception delegation 用于指示转发哪些异常到 S-mode
• mideleg machine interrupt delegation 用于指示转发哪些中断到 S-mode

当将陷阱委托给 S 模式时

• scause 寄存器会写入 陷阱原因
• sepc 寄存器会写入 引发陷阱的指令的虚拟地址
• stval 寄存器会写入 特定于异常的数据
• mstatus 的 SPP 字段会写入 发生陷阱时的活动特权级
• mstatus 的 SPIE 字段会写入 发生陷阱时的 SIE 字段的值
• mstatus 的 SIE 字段会被 清除
• mcause、mepc 和 mtval 寄存器以及 mstatus 的 MPP 和 MPIE 字段不会被写入

被委托的中断会导致该中断在委托者所在的特权级 屏蔽

比如说 M-mode 将一些中断委托给了 S-mode，那么 M-mode 就无法捕捉到这些中断了

mip 与 mie 是分别用于保存 pending interrupt 和 pending interrupt enable bits

每个中断都有中断号 i（定义在 mcause 表中）

每个中断号如果被 pending 了，那么对应的第 i 位就会被置为 1

因为 RISC v spec 定义了 16 个标准的中断，因此低 16bit 是用于标准用途，其它位则自定义

如下图所示是低 16bit 的 mip 与 mie 寄存器

只需要知道 mcause 中的中断源即可

例如 SSIP 就是 supervisor software interrupt pending

SSIE 就是 supervisor software interrupt enable

如果要允许 “机器定时器中断” ，就需要把 mie.MTIE 位置 1

当定时器溢出时，硬件会把 mip.MTIP 置 1，表示有一个 M 模式定时器中断等待处理

mie 和 mip 的关系

• mie: 允许哪些中断
• mip: 哪些中断正在等待

CPU 是否真正响应中断取决于：

if (mstatus.MIE == 1) and (mip & mie 有重叠的位) → 触发中断

也就是说：

1. 必须 全局中断使能位 mstatus.MIE=1
2. 必须 mie 里对应的中断源被允许
3. 必须 mip 里对应的中断源正在挂起

举个例子：机器定时器中断

1. 硬件定时器达到设定值 → mip.MTIP = 1
2. 软件提前打开了 mie.MTIE = 1
3. 且全局 mstatus.MIE = 1

→ 4. CPU 立即跳转到 mtvec 指定的中断入口
  5. 处理中断时，硬件会自动清 mstatus.MIE=0，防止嵌套
  6. 返回时执行 mret，恢复原始 MIE 状态

当 trap 陷入到 M-mode 时，mepc 会被 CPU 自动写入 引发 trap 的指令的虚拟地址 或者是 被中断的指令的虚拟地址

当 trap 陷入到 M-mode 时，mtval 会被 置零 或者被写入与 异常相关的信息 来辅助处理 trap

• 当触发 硬件断点 、 地址未对齐 、 access fault 、 page fault 时，mtval 记录的是 引发这些问题的虚拟地址

与中断相关的字段是 SIE 、 SPIE 、 SPP ：

• SPP 位：指示处理器 进入 supervisor 模式之前 的 特权级别
  • 当发生陷阱时，如果该陷阱来自用户模式，则 SPP 设置为 0；否则设置为 1
  • 当执行 SRET 指令从陷阱处理程序返回时
    • 如果 SPP 位为 0，则特权级别设置为用户模式
    • 如果 SPP 位为 1，则特权级别设置为 supervisor 模式，然后将 SPP 设置为 0
• SIE 位：在 supervisor 模式下 启用 或 禁用 所有中断
  • 当 SIE 为零时，在 supervisor 模式下不会进行中断处理
  • 当处理器在用户模式下运行时，忽略 SIE 的值，并启用 supervisor 级别的中断
  • 可以使用 sie 寄存器 来禁用单个中断源
• SPIE 位：指示 陷入 supervisor 模式 之前是否 启用 了 supervisor 级别的中断

  • 当执行跳转到 supervisor 模式的陷阱时，将 SPIE 设置为 SIE，并将 SIE 设置为 0

    SPIE = SIE;
    SIE = 0;
    

  • 当执行 SRET 指令时，将 SIE 设置为 SPIE，然后将 SPIE 设置为 1

    SIE = SPIE;
    SPIE = 1;
    

stvec, sip, sie,sepc, scause, stval 与 m-mode 的相应寄存器区别不大

可自行参阅 RISC v 的 spec

satp 比较特殊，在 M-mode 没有对应的寄存器，因为 M-mode 没有分页，satp 记录的是 根页表物理地址的页帧号

在从 U 切换到 S 时，需要切换页表，也即是切换 satp 的根页表物理地址的页帧号

当执行一个 trap 时，除了 timer interrupt，所有的过程都是相同的，硬件会自动完成下述过程：

• 如果该 trap 是一个 设备中断 并且 sstatus 的 SIE bit 为 0，那么不再执行下述过程
• 开始执行下面过程：

  1. 通过 置零 SIE 禁用中断

     SIE = 0
     

  2. 将 pc 拷贝到 sepc

     sepc = pc 
     

  3. 保存当前的特权级到 sstatus 的 SPP 字段

     sstaus.SPP = U
     

  4. 将 scause 设置成 trap 的原因

     scause = trap.reason 
     

  5. 设置当前特权级为 supervisor

  6. 拷贝 stvec（中断服务程序的首地址）到 pc

     pc = stvec 
     

  7. 开始执行中断服务程序

CPU 不会自动切换到内核的页表，也不会切换到内核栈，也不会保存除了 pc 之外的寄存器的值，内核需要自行完成

对于Linux而言，内核空间与用户态空间是使用的同一套页表，不需要切换页表

内核空间一般位于进程的高虚拟地址空间

如果启用了分页，当陷入到 S 模式时，CPU 没有切换页表（换出进程的页表，换入内核页表），内核需要自行切换页表。其实切换页表的过程也很简单，只需要将内核的页表地址写入 satp 寄存器即可

在执行中断服务例程时还需要首先判断 sstatus 的 SPP 字段是不是 0

• 如果是 0 表示之前是 U 模式，否则表示 S 模式

• 如果 SPP 是 1 那就出现了严重错误

  因为既然是从 U 切换到 S 的过程，怎么可以 SPP 是 S 模式呢？
  
  当然，如果是内核执行时发生了中断 SPP 是 1 那自然是对的
  
  内核执行时发生中断时如果检查 SPP 是 0 那也是严重的错误
  

在从 S 切换到 U 时，要 手动

1. 清除 sstatus 的 SPP 字段，将其置为零
2. 将 sstatus 的 SPIE 字段置为 1，启用用户中断

3. 设置 sepc 为用户进程的 PC 值

   可能疑惑在 U 转换到 S 时不是已经将用户进程的保存在了 sepc 了吗?
   
   因为在 S-mode 也会发生中断呀，那么 sepc 就会被用来保存发生中断位置时的 PC 了
   

4. 如果启用了页表，就需要还原用户进程的页表，即将用户进程的页表地址写入 satp
5. 之后恢复上下文
6. 最后 sret 指令，硬件会自动完成以下操作：
   • 从 sepc 寄存器中取出要恢复的下一条指令地址，将其复制到程序计数器 pc 中，以恢复现场
   • 从 sstatus 寄存器中取出用户模式的相关状态，包括中断使能位、虚拟存储模式等，以恢复用户模式的状态
   • 将当前特权模式设置为用户模式，即取消特权模式，回到用户模式

切换到 M 与从 U 切换到 M 类似，都是从低特权级到高特权级的切换

在 S 运行的代码，也可以通过 ecall 指令陷入到 M 中：

1. S-mode 的代码执行一个指令触发了异常或陷阱

   例如调用（ECALL）指令
   

2. 处理器将当前的 S-mode 上下文的状态保存下来，包括 程序计数器 PC 、 S-mode 特权级别 和其他相关寄存器，保存在 当前特权级别堆栈中的 S-MODE 陷阱帧 （trap frame，其实就是一个页面）中
3. 处理器通过将 mstatus 寄存器中的 MPP 字段设置为 0b11（表示先前的模式是 S 模式）, 将特权级别设置为 M-mode
4. 处理器将程序计数器设置为在 M-mode 中的陷阱处理程序例程的地址
5. 处理器还在 mstatus 寄存器中设置 M-mode 中断使能位 (MIE) 为 0，以在陷阱处理程序中禁用中断

PLIC 规定了统一的 操作参数块，但 基地址 由平台决定：

• Priority：每个中断源一个 32-bit 优先级寄存器；0=永不触发；最大优先级级数由实现给出
• Pending（IP）：挂起位数组，表示哪些源在等服务
• Enable（IE）：对每个 上下文 的允许位数组；一个源可被多个上下文使能
• Threshold：每个上下文一个阈值寄存器；仅当“最高优先级挂起源的优先级 > 阈值”才会给该上下文发通知
• Claim/Complete：同一个地址既可读（claim）也可写（complete），按上下文 4 KB 对齐+4 偏移布置。

规范给出从 priority → pending → enable → threshold/claim 的 标准偏移布局

1. 通知：当某上下文存在“已使能且优先级高于阈值”的挂起源时，PLIC 在该上下文的 xEIP（meip/seip） 上置位，通知 hart
   • PLIC 天然做“多播”：所有被使能且满足条件的上下文都会收到通知，谁先 claim 到就算谁
2. 索取（claim）：读取 claim 寄存器得到“该上下文可见的最高优先级挂起源 ID”（无则返回 0），并原子地清除此源的挂起位。之后更低优先级的挂起源才会“浮现”
   • claim 不受阈值影响，允许用于“轮询”
3. 完成（complete）：中断服务完毕后，把 刚得到的 ID 写回同一寄存器，PLIC 会把“完成消息”转交对应 网关，随后该源才允许进入下一次请求
   • 写一个未使能/无效的 ID 会被静默忽略

电平 vs. 边沿（在网关侧）

• 电平触发：
  • 第一次置位会形成一次请求
  • 在收到 完成 之前即使电平一直保持也不会再转发第二个请求
  • 若完成时电平仍为高，立即转发新的请求（等价“再挂起一次”）
• 边沿触发/MSI：
  • 第一次边沿形成请求
  • 在“请求→完成”间，网关可选择忽略掉后续边沿或做计数
  • 只有完成后才把下一次请求送入 PLIC

将 mscratch 与 a0 寄存器交换了值，此时 a0 保存的值就是个数组指针(这一点在前面的 timer_init 中已经分析了)

timervec:
        # start.c has set up the memory that mscratch points to:
        # scratch[0,8,16] : register save area.
        # scratch[24] : address of CLINT's MTIMECMP register.
        # scratch[32] : desired interval between interrupts.

        csrrw a0, mscratch, a0

        # 保存寄存器的上下文
        sd a1, 0(a0)
        sd a2, 8(a0)
        sd a3, 16(a0)

        # schedule the next timer interrupt
        # by adding interval to mtimecmp.
        # 实际上执行的就是 MTIMECMP = MTIME + INTERVAL
        ld a1, 24(a0) # CLINT_MTIMECMP(hart)
        ld a2, 32(a0) # interval
        ld a3, 0(a1)
        add a3, a3, a2
        sd a3, 0(a1)

        # arrange for a supervisor software interrupt
        # after this handler returns.
        # 通过supervisor software 中断的方式通知 S-mode 的内核处理时钟中断
        # 实际上呢，时钟中断已经在M-mode被处理掉了
        # 之所以还要通知S-mode的内核是因为内核的进程调度器依赖于对时间的掌握
        # S-mode只是根据时钟变化去做进程调度器相关的处理
        li a1, 2
        csrw sip, a1

        # 恢复上下文
        ld a3, 16(a0)
        ld a2, 8(a0)
        ld a1, 0(a0)
        csrrw a0, mscratch, a0

        mret